
TESTPUNTEN OP
PCB'S VOOR ICT EN FLYING PROBE
Goede testpunten lijken een detail, maar ze bepalen of uw NPI-build snel debugbaar is of vastloopt in handmatige metingen, extra revisies en trage serietest. Deze gids laat zien hoe u testtoegang ontwerpt voor ICT, flying probe en reproduceerbare vrijgave.

Hommer Zhao
Oprichter PCB Assemblage | 15+ jaar ervaring in PCB productie
Veel teams besteden veel aandacht aan stackup, paste en componentkeuze, maar behandelen testpunten pas laat in het layoutproces. Dan is de ruimte al op en wordt testtoegang een compromis. In de praktijk kost een gebrek aan DFT-discipline vaak meer tijd dan een complete extra CAM-review.
"Als een ontwerpteam in de eerste review al IPC-2221, een procesmarge van 20% en minimaal 3 kritische DFM-punten vastlegt, zien wij de first-pass yield doorgaans direct boven 98% uitkomen."
Hommer Zhao, Founder & CEO, WIRINGO
Voor een snelle vervolgstap zijn onze gidsen over DFM-checks, PCB testen en IPC-kwaliteitsklassen de meest gebruikte referenties in onze offertefase.
Waarom testpunten al in de layout beslist moeten worden
Testpunten zijn geen cosmetische toevoeging aan het einde van een project. Ze zijn een directe vertaling van design for testability naar de echte fabriek. Zonder doordachte toegang tot rails, programmeerpaden, resets en kritische signalen wordt een goed ontworpen board opeens lastig te debuggen, duur om te valideren en traag in serieproductie.
Dat is vooral zichtbaar wanneer een team van prototype naar serie opschaalt. In de eerste build lijkt handmatig meten nog haalbaar, maar zodra u 30, 100 of 500 boards wilt vrijgeven, valt die aanpak om. Dan worden flying probe, elektrische teststrategieën en een strakke DFM/DFT-review ineens bepalend voor doorlooptijd en foutkosten.
Publieke achtergrond over in-circuit test, boundary scan en de basis van een printed circuit board geeft het begrippenkader. In productie vertaalt zich dat naar simpele vragen: welke netten móéten wij raken, hoe betrouwbaar is het contact en welke testmethode blijft economisch logisch per volumevenster?
Een testpunt is in de praktijk een expliciet gedefinieerde meetlocatie op de PCB of een bruikbare connectorinterface waarmee een testprobe of pogo-pin een net betrouwbaar kan raken zonder het product of de meting te verstoren.
praktische padmaat voor veel toegankelijke testlocaties
veelgebruikte keep-out rond pogo-contact of probe-benadering
realistische dekking op kritische netten in volwassen NPI-projecten
vaak het omslaggebied waarin ICT-fixtures aantrekkelijker worden
Zodra wij zien dat een board minder dan ongeveer 85% van de kritische netten bereikbaar maakt, stijgt de kans op trage root-cause analyse direct. Niet omdat de elektronica slechter is, maar omdat elk defect ineens een meetprobleem wordt in plaats van een snel reproduceerbare teststap.
— Hommer Zhao, Oprichter & Technisch Expert
Wat een goed testpunt in de praktijk betekent
Een testpunt is pas waardevol als het mechanisch raakbaar, elektrisch eenduidig en procesmatig reproduceerbaar is. Dat betekent niet dat elk punt groot moet zijn, maar wel dat het past bij de gekozen testmethode. Een probe die op papier een net kan raken, maar in de fixture steeds naast een shield, connectorwand of hoge spoel uitkomt, is geen echte testtoegang.
Voor veel ICT- en flying-probe-trajecten werken ronde, soldermask-vrije pads van circa 0,8 tot 1,0 mm goed. Bij compacte boards kan een open via bruikbaar zijn, maar alleen als diameter, planarity en omliggende obstakels dat toelaten. Kritische rails, programmeerpinnen en veiligheidsrelevante signalen verdienen meestal expliciete testpads in plaats van opportunistische toegang via toevallige koperlocaties.
Denk daarbij niet alleen aan de kale PCBA. Een testpunt dat op de losse print bereikbaar is, kan later verdwijnen achter een koelplaat, displayframe, kabelgoot of afschermkap. Vooral in projecten waarbox build integratie en firmwareprogrammering samenkomen, moet de testvolgorde al vroeg worden vastgelegd: eerst elektrischtest, daarna programmeren, dan coating of eindassemblage, en pas daarna de mechanische sluiting van het product.
Ook panelisatie speelt mee. Wanneer u de eerste elektrische test in paneelvorm wilt uitvoeren, moeten tooling holes, supportzones en break-off tab-posities daarop zijn afgestemd. Een los board kan prima testbaar zijn terwijl het paneel in de praktijk net niet goed in de fixture past. Teams die dit vroeg afstemmen, voorkomen dat testengineering later handgrepen, extra supportpins of een noodrevisie moet toevoegen.
Padgrootte
Hanteer waar mogelijk 0,8-1,0 mm voor betrouwbare contactkans en snellere fixture-afstemming.
Spacing en keep-out
Reserveer ongeveer 1,5-2,0 mm vrije ruimte rond testpunten zodat pogo-pins en probes niet mechanisch blokkeren.
Soldermask
Houd testpunten mask-vrij en schoon; gedeeltelijk gemaskeerde pads geven onstabiele contacten en valse failures.
Locatie
Plaats testpunten niet direct naast hoge connectoren, koellichamen, shields of op buiggevoelige boardzones.
Netnaming
Laat schema, netlist en testplan exact dezelfde namen gebruiken zodat debugging geen interpretatiewerk wordt.
Procesvolgorde
Bepaal vroeg of test vóór coating, vóór box build en vóór firmware-locking moet gebeuren.
Vuistregel voor kritische netten
Elke voedingsrail, resetlijn, programmeerinterface, veiligheidsrelevante I/O en referentiespanning die later lastig te bereiken is, hoort al in de eerste layout een duidelijke testtoegang te krijgen. Juist die punten besparen de meeste debugtijd zodra de eerste afwijkende batch op tafel ligt.

Voor series met een fixture sturen wij liever op 0,9 mm pads met duidelijke keep-out dan op theoretisch maximale dichtheid. Een board dat 3% kleiner is maar 30 minuten extra debug vraagt per storing, is in de fabriek meestal het duurdere ontwerp.
— Hommer Zhao, Oprichter & Technisch Expert
Vergelijking: testtoegang voor ICT en flying probe
ICT en flying probe zoeken uiteindelijk hetzelfde antwoord: klopt het board elektrisch? Het verschil zit in hoe streng de mechanische toegang vooraf moet zijn en hoe snel de test na vrijgave schaalbaar wordt. De tabel hieronder helpt om testpuntbeslissingen eerder in de layout te nemen, niet pas wanneer de testengineer al te laat betrokken is.
| Factor | Flying Probe | ICT | Praktische impact |
|---|---|---|---|
| Toegangsvorm | Kan vaak via pads, vias of connectorpinnen werken | Vraagt meestal expliciete, fixture-vriendelijke pads | Flying probe is toleranter, ICT is consistenter |
| Mechanische stabiliteit | Belangrijk, maar minder fixture-afhankelijk | Zeer belangrijk voor herhaalbare pogo-contacten | Slechte planarity schaadt ICT sneller |
| Geschikt volume | Prototype tot kleine of middelgrote series | Vooral interessant bij stabiele hogere volumes | Volume bepaalt wanneer fixturekosten renderen |
| Revisiegevoeligheid | Flexibel bij ECO's en wisselende nettoegang | Elke layoutwijziging kan fixturewerk veroorzaken | Flying probe wint in vroege NPI-fase |
| Paddiscipline | Nog steeds belangrijk, maar iets vergevingsgezinder | Strakker qua plaatsing, hoogte en vrije zone | ICT vraagt meer layoutvoorbereiding |
| Testtijd per board | Langer bij veel meetpunten | Korter zodra fixture gereed is | Bij grote aantallen wordt cyclustijd doorslaggevend |
Het is verstandig om niet alleen het volume, maar ook de verwachte revisiefrequentie mee te nemen. Een design dat in drie maanden twee ECO-rondes krijgt, profiteert bijna altijd langer van flexibele toegang en snelle programma-aanpassingen. Andersom is een mature controllerboard met stabiele BOM, vaste routing en terugkerende volumes juist een sterke kandidaat om vroeg naar fixturelogica te migreren.
Wanneer fysieke toegang beperkt blijft, kan een deel van de dekking worden verschoven naar boundary scan of functionele validatie, maar dat vervangt testpunten zelden volledig. De beste resultaten ontstaan meestal door een gemengde strategie: fysieke nettoegang voor rails en kritische nodes, programmeer- of communicatietests voor de rest, en duidelijke vrijgavecriteria per productfase.
Bij 50 prototypes kiezen wij bijna altijd eerst voor flexibiliteit in diagnose. Bij 2000 stabiele boards draait de vraag om seconden per cyclus. Dat is precies waarom testpunten niet los van volumeplanning mogen worden ontworpen.
— Hommer Zhao, Oprichter & Technisch Expert
DFT-checklist van schema tot vrijgave
De meest bruikbare DFT-aanpak begint niet in de testsoftware maar in het ontwerpoverleg. Zodra schema, layout en assemblage allemaal andere aannames hebben over wat later getest moet worden, ontstaan dubbel werk en blinde vlekken. Onderstaande checklist helpt om dat proces vroeg te structureren.
Wij zien goede projecten meestal drie besluiten vroeg nemen. Ten eerste: welke defecten wilt u per fase echt detecteren? Ten tweede: welke toegang is daarvoor nodig op boardniveau? Ten derde: welke data moet de EMS terugrapporteren zodat uw team sneller kan beslissen over rework, redesign of serievrijgave? Zodra die drie punten expliciet zijn, worden testpunten onderdeel van de productarchitectuur in plaats van een laatste layoutrestpost.
- Markeer in het schema welke netten kritiek zijn voor voeding, opstart, veiligheid, communicatie en programmering.
- Reserveer tijdens layout expliciete testtoegang voordat routing en mechanische keep-outs alle vrije ruimte opslokken.
- Stem testpunten af met de gekozen vrijgavestrategie: alleen flying probe, directe migratie naar ICT of combinatie met functionele test.
- Controleer of testpunten bereikbaar blijven na coating, afschermkappen, heatsinks, kabels en box-build integratie.
- Lever BOM, centroid, netlist en revisiestatus als één gecontroleerd datapakket aan zodat de testengineer geen aannames hoeft te maken.
- Koppel failures terug naar ontwerpregels: ontbrekende pad, te kleine keep-out, coating op pad of ontbrekende nettoegang.
Waar teams vaak tijd winnen
De snelste winst zit meestal niet in meer testapparatuur, maar in betere overdracht tussen ontwerp en assemblage. Een duidelijk testplan plus 10 extra doordachte testpads voorkomt vaak meerdere revisierondes en veel handmatige meeturen in de eerste productieweek.
Dat geldt ook voor programmeer- en kalibratiestappen. Een board dat na elektrischtest nog firmware, MAC-ID, serienummer of offsetdata moet krijgen, heeft vaak aanvullende toegangseisen. Als de programmeerpads en de meetpunten elkaar in de weg zitten, schuift u het probleem door naar een later station waar de diagnose duurder en langzamer is. Daarom combineren wij DFT en programmeerbaarheid liefst in dezelfde designreview.
Veelgemaakte fouten die debug en serietest vertragen
Alleen “als er ruimte is” testpunten toevoegen
Dan verdwijnen juist de kritische netten uit beeld en krijgt u een testplan dat theoretisch compleet maar praktisch zwak is.
Testpunten op onstabiele of vervuilde locaties zetten
Pads naast fluxresten, shields of mechanische obstakels geven valse failures en onnodige hertest.
Vias verwarren met volwaardige testtoegang
Een via kan bruikbaar zijn, maar niet elke via is groot, vlak of schoon genoeg voor betrouwbare productiecontacten.
Geen rekening houden met coating of box build
Een prima testpad op kale PCBA kan onbruikbaar worden zodra masking, heatsinks of kabelrouting zijn toegevoegd.
Kostbare misvatting
Een board zonder voldoende testtoegang lijkt soms goedkoper omdat de layout compacter is. In werkelijkheid verschuift de rekening naar langere diagnose, meer operatorinterventie, lagere first-pass yield en trage vrijgave van volgende batches. Dat is vooral pijnlijk bij projecten die snel van prototype naar serie moeten.
Een tweede onderschat probleem is slijtage in het testproces zelf. Bij fixtures met veel contactpunten kunnen vervuiling, pogo-pin-slijtage of kleine mechanische verschuivingen langzaam valse fouten introduceren. Als de originele layout al krappe of slecht geplaatste testpads had, worden zulke onderhoudsissues sneller zichtbaar. Robuuste testtoegang verlaagt dus niet alleen de eerste debugkosten, maar ook de onderhoudslast van de testopstelling over de hele serierun.
Wat u in uw RFQ en testplan moet vastleggen
Als u alleen “electrical test required” in een RFQ zet, is de kans groot dat klant en leverancier iets anders onder die eis verstaan. Voor een bruikbare offerte moet duidelijk zijn of u verwacht dat een partner alleen continuity en isolation controleert, of ook componentwaarden, programmering en combinatie met functionele test in scope neemt.
Leg daarom vast hoeveel boards per revisie worden gebouwd, welke netten absoluut geraakt moeten worden en of er later een overgang naar fixturetest wordt verwacht. Gebruik bij voorkeur ook links naar bestaande referenties op de site, zoals prototype naar serieproductie en direct contact voor een DFT-review, zodat commerciële en technische evaluatie niet uit elkaar lopen.
Voeg daarnaast meetlimieten en rapportageverwachtingen toe. Moet een voedingsrail alleen op open/short gecontroleerd worden, of wilt u ook weerstand, spanning of opstartgedrag vastleggen? Moeten failures worden gemarkeerd per serienummer, of volstaat een batchrapport? Hoe concreter u dat vooraf definieert, hoe kleiner de kans dat twee partijen dezelfde term gebruiken maar verschillende dekking inkopen.
RFQ-minimum voor testpunten en teststrategie
- Benoem volume per build en verwacht jaarvolume.
- Lever Gerber of ODB++, BOM, centroid, netlist en revisienummer in hetzelfde releasepakket.
- Markeer kritische rails, resets, programmeerlijnen en safety-netten expliciet.
- Vraag of de test vóór coating en vóór box build moet plaatsvinden.
- Definieer welke failures moeten worden gelogd, gerepareerd en opnieuw getest.
Veelgestelde Vragen
Hoe groot moeten testpunten op een PCB idealiter zijn?
Voor veel EMS-trajecten werkt 0,8 tot 1,0 mm goed als praktisch minimum voor toegankelijke testpads. Bij dichte layouts kan kleiner soms technisch haalbaar zijn, maar onder circa 0,6 mm dalen contactbetrouwbaarheid en fixturesnelheid vaak merkbaar.
Wat is het verschil tussen testpunten voor ICT en flying probe?
Flying probe kan creatiever omgaan met toegang via pads, vias of connectorpinnen en is daardoor flexibeler voor prototypes. ICT gebruikt meestal een fixture met vaste pogo-pins en vraagt daarom consistenter geplaatste, mechanisch stabiele testpunten en duidelijke keep-outs.
Kan ik alleen vias gebruiken als testtoegang?
Soms wel, maar alleen als de via echt mechanisch en elektrisch bruikbaar is voor de gekozen testmethode. Kleine via-openingen, soldermaskerresten of nabije componenten maken contact instabiel. Voor kritische netten blijft een expliciet testpad meestal veiliger.
Hoeveel netten moeten testbaar zijn op een productie-PCB?
Er is geen universeel percentage, maar voor serieuze NPI-projecten adviseren teams vaak 80% tot 90% dekking op kritische netten en 100% dekking op rails, resets, programmeerpaden en veiligheidsrelevante signalen. Alles wat later moeilijk te debuggen is, hoort vroeg bereikbaar te zijn.
Wanneer loont een ICT-fixture ten opzichte van flying probe?
Dat omslagpunt ligt vaak vanaf enkele honderden stuks per revisie, bijvoorbeeld 300 tot 1000 stuks afhankelijk van boardcomplexiteit en testduur. Zodra uw design stabiel is en cyclustijd dominant wordt, verdient fixture-investering zich meestal sneller terug.
Moeten testpunten vrij blijven van conformal coating?
Ja, in vrijwel alle gevallen. Coating op testpads verlaagt de kans op betrouwbaar contact sterk. Daarom worden testpunten meestal buiten de coatingzone geplaatst of wordt de elektrische test uitgevoerd voordat IPC-CC-830-coating wordt aangebracht.
Bronnen en Referenties
- In-circuit test: publieke achtergrond over fixture-gebaseerde elektrische test.
- Boundary scan: nuttig voor digitale dekking wanneer fysieke toegang beperkt is.
- Printed circuit board: basisreferentie voor PCB-constructie en ontwerpcontext.
