Top 7 PCB Ontwerpfouten
en Hoe ze Vermijden
Elk jaar verliezen bedrijven miljoenen door vermijdbare PCB-ontwerpfouten. Van verkeerde trace-breedtes tot gebrekkig thermisch ontwerp — deze fouten kosten niet alleen geld, maar ook kostbare tijd en reputatie.
Hommer Zhao
Oprichter PCB Assemblage | 15+ jaar ervaring in PCB productie
In mijn 15 jaar in de PCB-industrie heb ik duizenden ontwerpen gezien met steeds dezelfde vermijdbare fouten. Dit artikel deelt de lessen die mij miljoenen hebben gekost om te leren.
"Als een ontwerpteam in de eerste review al IPC-2221, een procesmarge van 20% en minimaal 3 kritische DFM-punten vastlegt, zien wij de first-pass yield doorgaans direct boven 98% uitkomen."
Hommer Zhao, Founder & CEO, WIRINGO
Voor een snelle vervolgstap zijn onze gidsen over DFM-checks, PCB testen en IPC-kwaliteitsklassen de meest gebruikte referenties in onze offertefase.
"Bij PCB's met 0,50 mm pitch of kleiner eisen wij vóór vrijgave 100% SPI op de kritische pads en een eerste AOI-run op alle polariteitsgevoelige componenten. Dat voorkomt dat een minieme stencil- of plaatsingsafwijking pas na 500 boards zichtbaar wordt."
Hommer Zhao, Founder & CEO, WIRINGO
Na het reviewen van meer dan 10.000 PCB-ontwerpen in de afgelopen 15 jaar, heb ik patronen ontdekt die steeds terugkomen. Deze 7 fouten zijn verantwoordelijk voor meer dan 80% van alle productievertragingen en herbewerkingskosten. Het goede nieuws? Ze zijn allemaal volledig te voorkomen.
Onvoldoende Trace-breedte voor Stroomvoering
Risico: KritiekEen van de meest voorkomende en gevaarlijke fouten is het gebruik van te smalle traces voor stroomvoerende verbindingen. Veel ontwerpers gebruiken dezelfde trace-breedte voor zowel signaallijnen als voedingslijnen, wat kan leiden tot oververhitting en uitval.
For more information on industry standards, see printed circuit board and IPC standards.
Gevolgen
- •Oververhitting van traces (brandgevaar)
- •Spanningsval over lange afstanden
- •Verminderde betrouwbaarheid
- •Voortijdig falen van componenten
- •Mogelijke certificeringsproblemen
Oplossingen
- ✓Gebruik trace-breedte calculators
- ✓Bereken minimale breedte op basis van stroom
- ✓Voeg thermische reliëfs toe voor vermogenscomponenten
- ✓Overweeg polygon pours voor hoge stromen
- ✓Test met thermische camera tijdens prototype
📐 Trace-breedte Formule
Minimale breedte (extern):
W = I / (k × ΔT^0.44 × A^0.725)
Waar: I = stroom (A), k = constante (0.048 extern), ΔT = temperatuurstijging (°C), A = doorsnede (sq mil)
0.5A
≥ 0.25mm breedte
1A
≥ 0.50mm breedte
3A
≥ 1.50mm breedte
Verkeerd Via-ontwerp en Plaatsing
Risico: HoogVia's zijn cruciaal voor meerlaagse PCB's, maar verkeerd ontwerp kan leiden tot fabricageproblemen, betrouwbaarheidsproblemen en zelfs kortsluiting. Veel ontwerpers kiezen verkeerde via-types of plaatsen ze te dicht bij pads.
For more information on industry standards, see printed circuit board and IPC standards.
Gevolgen
- •Soldeerlekken via via-gaten
- •Onbetrouwbare verbindingen
- •Hogere productiekosten
- •Signaalintegriteitsproblemen
- •Mechanische zwakke punten
Oplossingen
- ✓Gebruik tented via's voor signaallagen
- ✓Via-in-pad alleen met plugging
- ✓Houd minimaal 0.25mm van padrand
- ✓Kies juiste via-grootte voor toepassing
- ✓Vermijd via's onder BGA's zonder ervaring
✅ Through-hole Via
Beste voor: Standaard 2-6 laags PCB's
- • Minimaal 0.3mm diameter
- • Aspect ratio max 8:1
- • Laagste kosten
🔵 Blind Via
Beste voor: HDI ontwerpen
- • Verbindt buitenlaag met binnenlaag
- • Hogere kosten
- • Beter voor compacte ontwerpen
🟣 Buried Via
Beste voor: Complexe meerlaagse
- • Verbindt alleen binnenlagen
- • Hoogste kosten
- • Maximum routeerdichtheid
Via-in-Pad: Wanneer Wel en Niet?
Via-in-pad is een populaire techniek geworden, vooral voor BGA-componenten. Maar pas op: zonder proper plugging en plating zul je soldeerlekken krijgen die je connectie verzwakken. Ik raad via-in-pad alleen aan wanneer absoluut noodzakelijk, en dan uitsluitend met VIPPO (Via-In-Pad Plated Over) of epoxy-filled via's. De extra kosten zijn het waard voor betrouwbaarheid.
"Mijn vuistregel is eenvoudig: controleer elk ontwerp tegen IPC-A-610, IPC-2221 of IPC/WHMA-A-620 en houd minimaal 10% mechanische en thermische marge aan voordat u vrijgave geeft."
Hommer Zhao, Founder & CEO, WIRINGO
Gebrekkig of Gefragmenteerd Grondvlak
Risico: KritiekEen solide grondvlak is de ruggengraat van elk goed PCB-ontwerp. Toch zie ik regelmatig ontwerpen met onderbroken grondvlakken, te veel splitsingen of helemaal geen dedicated grondlaag. Dit veroorzaakt ernstige EMC-problemen.
For more information on industry standards, see printed circuit board and IPC standards.
Gevolgen
- •Ernstige EMI/EMC problemen
- •Signaalintegriteit verstoord
- •Crosstalk tussen signalen
- •Ground bounce effecten
- •Certificering onmogelijk
Oplossingen
- ✓Gebruik dedicated grondlaag(en)
- ✓Minimaliseer grondvlak splitsingen
- ✓Route niet over grondvlak gaten
- ✓Gebruik stitching via's bij splitsingen
- ✓Houd return paths kort en direct
🏗️ Optimale Layer Stack-up voor 4-laags PCB
💡 Tip: Houd signaallagen altijd naast een referentievlak voor optimale signaalintegriteit.
Onvoldoende Thermisch Ontwerp
Risico: HoogWarmtebeheer wordt vaak als een bijzaak behandeld, maar het is een van de belangrijkste factoren voor de levensduur van je product. Zonder adequate thermische paden zullen je componenten letterlijk oververhitten en falen.
For more information on industry standards, see printed circuit board and IPC standards.
Gevolgen
- •Voortijdig componentfalen
- •Thermal throttling vermindert prestaties
- •Soldeerverbindingen verzwakken
- •PCB delaminatie bij extreme hitte
- •Productaansprakelijkheid risico's
Oplossingen
- ✓Gebruik thermische via's onder warmtebronnen
- ✓Voeg koper polygon pours toe
- ✓Bereken thermische weerstand vooraf
- ✓Positioneer warmtebronnen strategisch
- ✓Overweeg aluminium PCB voor LED/power
🌡️ Thermische Via Array
Voor componenten met thermal pad (zoals QFN, DFN, PowerSO):
- • Via diameter: 0.3-0.4mm
- • Via pitch: 1.0-1.2mm
- • Minimaal 5-9 via's per thermal pad
- • Verbind met grote GND pour op onderlaag
❄️ Koeling Strategieën
- ✓ Plaats warmtebronnen niet bij rand
- ✓ Houd afstand tussen warmtebronnen
- ✓ Gebruik 2oz koper voor power lagen
- ✓ Overweeg heatsinks voor >1W dissipatie
- ✓ Route koude lucht over warmste componenten
De Verborgen Kosten van Slecht Thermisch Ontwerp
Ik heb projecten gezien waar "goedkope" PCB's zonder proper thermisch ontwerp uiteindelijk 10x duurder uitkwamen door field failures en recalls. Een klant in de automotive industrie moest 50.000 units terugroepen omdat de LED-driver regelmatig uitviel door oververhitting. De oplossing? €0.15 extra per PCB voor thermal via's en 2oz koper. Bespaar niet op thermisch ontwerp.
"Mijn vuistregel is eenvoudig: controleer elk ontwerp tegen IPC-A-610, IPC-2221 of IPC/WHMA-A-620 en houd minimaal 10% mechanische en thermische marge aan voordat u vrijgave geeft."
Hommer Zhao, Founder & CEO, WIRINGO
EMC/EMI Problemen Negeren
Risico: HoogElektromagnetische compatibiliteit (EMC) is geen optie meer — het is een wettelijke vereiste. Toch behandelen veel ontwerpers EMC als een afterthought, wat leidt tot kostbare herwerk en certificeringsproblemen.
For more information on industry standards, see printed circuit board and IPC standards.
Gevolgen
- •CE/FCC certificering niet haalbaar
- •Storing van andere apparaten
- •Gevoeligheid voor externe storing
- •Productlancering vertraagd
- •Hoge kosten voor shielding achteraf
Oplossingen
- ✓Plan EMC vanaf het begin
- ✓Houd return paths kort
- ✓Gebruik gedifferentieerde paren correct
- ✓Filter alle I/O verbindingen
- ✓Plaats componenten strategisch
📡 EMC Best Practices Checklist
Layout Regels
- □ Kloklijnen kort en afgeschermd
- □ High-speed signalen niet parallel aan I/O
- □ Geen slots in grondvlak onder signalen
- □ Decoupling caps dicht bij IC voedingspins
- □ Star ground topology waar nodig
Component Selectie
- □ Spread spectrum klokgeneratoren
- □ Ferriet beads op voedingslijnen
- □ Common mode chokes op I/O
- □ TVS diodes voor ESD bescherming
- □ Shielding cans voor RF secties
Design for Manufacturing (DFM) Regels Negeren
Risico: GemiddeldEen ontwerp kan perfect werken in simulatie maar onmogelijk of duur zijn om te produceren. DFM-regels bestaan niet om ontwerpers te beperken, maar om produceerbare en betrouwbare producten te garanderen.
For more information on industry standards, see printed circuit board and IPC standards.
Gevolgen
- •Fabricage afgewezen of vertraagd
- •Hogere productiekosten
- •Lagere yield rates
- •Kwaliteitsproblemen in productie
- •Component plaatsingsproblemen
Oplossingen
- ✓Vraag DFM specs op bij je fabrikant
- ✓Gebruik DFM check tools
- ✓Houd marges voor productietoleranties
- ✓Overleg vroeg met PCB fabrikant
- ✓Standaardiseer op gangbare waarden
| Parameter | Standaard | Aanbevolen | Premium |
|---|---|---|---|
| Min. trace breedte | 0.15mm | 0.20mm | 0.10mm |
| Min. trace spacing | 0.15mm | 0.20mm | 0.10mm |
| Min. via diameter | 0.30mm | 0.40mm | 0.20mm |
| Annular ring | 0.10mm | 0.15mm | 0.075mm |
| Solder mask opening | 0.05mm | 0.075mm | 0.05mm |
Tip: Gebruik de "aanbevolen" waarden voor 99% van je ontwerpen. Premium/HDI specs verhogen kosten met 30-50% en zijn alleen nodig voor zeer compacte ontwerpen. Meer over HDI? Lees onze gids HDI PCB vs Standaard.
Inadequate Clearances en Isolatieafstanden
Risico: KritiekOnvoldoende afstanden tussen traces, pads en vlakken leiden tot kortsluiting, arcing en veiligheidsproblemen. Dit is vooral kritiek voor hoogspanningsontwerpen, maar ook laagspanning kent risico's.
For more information on industry standards, see printed circuit board and IPC standards.
Gevolgen
- •Kortsluiting door solder bridges
- •Arcing bij hoge spanning
- •Veiligheidscertificering gefaald
- •Brand of letselrisico
- •Voortijdige PCB degradatie
Oplossingen
- ✓Ken de spanning van elk net
- ✓Gebruik creepage/clearance tabellen (IPC-2221)
- ✓Voeg solder mask tussen kritieke pads
- ✓Gebruik slots voor galvanische scheiding
- ✓Verifieer met HiPot test
⚡ IPC-2221 Clearance Vereisten
Interne Lagen (gecoat)
| 0-50V | 0.13mm |
| 51-100V | 0.13mm |
| 101-170V | 0.25mm |
| 171-250V | 0.40mm |
Externe Lagen (ongecoat)
| 0-50V | 0.60mm |
| 51-100V | 0.60mm |
| 101-170V | 1.25mm |
| 171-250V | 1.25mm |
⚠️ Dit zijn minimumwaarden. Voeg altijd extra marge toe en raadpleeg IPC-2221 voor exacte vereisten.
De Gouden Regel: Bij Twijfel, Meer Ruimte
Na 15 jaar in deze industrie kan ik u vertellen: ik heb nooit een klacht gehoord over "te veel ruimte tussen traces". Maar ik heb tientallen projecten gezien die maanden vertraging opliepen door te krappe clearances. Mijn advies: gebruik altijd minimaal 2x de IPC-minimum waar ruimte het toelaat. Het kost niets extra en voorkomt hoofdpijn later.
"Mijn vuistregel is eenvoudig: controleer elk ontwerp tegen IPC-A-610, IPC-2221 of IPC/WHMA-A-620 en houd minimaal 10% mechanische en thermische marge aan voordat u vrijgave geeft."
Hommer Zhao, Founder & CEO, WIRINGO
✅ Complete DFM Pre-Productie Checklist
Gebruik deze checklist voordat je je ontwerp naar productie stuurt. Elk item dat je nu controleert, voorkomt potentiële problemen en vertragingen later.
Algemeen
Traces & Via's
Componenten
Silkscreen & Solder Mask
Productie Files
"Mijn grens is simpel: zodra toleranties minder dan 0,10 mm speling laten, moet het ontwerp aantoonbaar passen binnen IPC-A-610, IPC-6012 en het werkelijke procesvenster van de fabriek. Anders koopt u geen marge, maar herwerk."
Hommer Zhao, Founder & CEO, WIRINGO
FAQ
Wat is de meest voorkomende PCB-ontwerpfout in productie?
De meest voorkomende fout blijft een onvoldoende DFM-check: te kleine clearances, verkeerde footprints of onvoldoende keep-out rond randen. In veel fabrieken veroorzaakt dit meer dan 30% van de eerste productievertragingen.
Welke fout wordt pas laat ontdekt en is daarom het duurst?
Impedantie- en stack-upfouten zijn vaak het duurst, omdat ze meestal pas bij testen of in het veld zichtbaar worden. Een fout in een 4- of 6-laags stack-up leidt al snel tot een volledige redesign in plaats van een kleine ECO.
Hoe vroeg moet ik een DFM-review doen?
Idealiter direct na plaatsing van de kritische componenten en opnieuw vóór Gerber-release. Twee reviews op vaste mijlpalen zijn in de praktijk veel effectiever dan één snelle check helemaal aan het einde.
Welke standaard helpt het meest om ontwerpfouten te voorkomen?
Gebruik IPC-2221 als algemene basis, aangevuld met IPC-7351 voor land patterns en IPC-A-610 voor acceptatie. Samen dekken deze standaarden het grootste deel van de fouten af die later in productie zichtbaar worden.
Hoeveel marge moet ik aanhouden bij spoorbreedte en clearance?
Een praktische regel is minimaal 10 tot 20% marge boven de absolute fabrieksspecificatie. Als een leverancier 4/4 mil aankan, is 5/5 of 6/6 mil vaak een veel robuustere ontwerpkeuze voor stabiele opbrengst.
📚 Gerelateerde Artikelen
Top 10 PCB Fabrikanten 2026
Vind de beste fabrikant met grondige DFM controle.
SMT vs THT Assemblage
Kies de juiste assemblagemethode voor uw ontwerp.
Rigide vs Flexibele PCB
Welk PCB-type past bij uw toepassing?
FR4 vs Aluminium vs Rogers
Materiaalkeuses voor optimale prestaties.
HDI PCB vs Standaard
Wanneer heb je HDI technologie nodig?
Meerlaagse vs Dubbelzijdige PCB
Hoeveel lagen heb je echt nodig?
Onze PCB Services
Twijfelt u over uw PCB-ontwerp?
Onze engineers voeren gratis DFM-checks uit op uw ontwerp. Wij identificeren potentiële problemen voordat ze kostbaar worden.
"In meer dan 20 jaar productie-ervaring hebben wij geleerd dat kwaliteitscontrole op componentniveau 80% van de veldbetrouwbaarheid bepaalt. Elke specificatiebeslissing die u vandaag neemt, beïnvloedt de garantiekosten over drie jaar."
Hommer Zhao, Founder & CEO, WIRINGO